1 引言
隨著多媒體時代的深入推進，越來越多的數據信號將通過數字網絡進行傳輸。隨著數據傳輸量的日益加大，快速處理將通過數字信息系統(tǒng)，如大容量的ATM交換系統(tǒng)和大型并行計算機來完成。這已經極大地刺激了高速度大規(guī)模集成電路和先進的封裝技術的開發(fā)。
增加大規(guī)模集成電路(LSI)和封裝板的通量大大提高了板內、板間和機架間的互連通量，并取得了重大突破。采用金屬線纜技術其互連通量往往受到一些實際應用因素如傳輸速度、現行帶寬、串擾以及電磁兼容性的嚴重制約。用光纖線纜代替金屬線纜是解決這一通量瓶頸問題最好的方法，尤其是采用光纖來實現的并行光纖互連方法更是前景看好。這些互連系統(tǒng)可以在先進的Tb/s級ATM交換系統(tǒng)以及ρ-FLOPS計算機系統(tǒng)的板間、機架內和機架之間完成。
眾所周知，采用光纖互連有很多優(yōu)點，但其應用推廣往往受到其高成本和設計方面的局限。降低成本顯然是拓展其應用范圍的一個關鍵因素。因此，降低其制造成本已經成為大多數并行光纖互連開發(fā)項目一個重要目標。降低成本不僅意味著降低元器件本身的成本，而且包括其封裝成本。封裝成本在光模塊總成本中占據較大的比重。簡化光纖連接器系統(tǒng)設計意味著達到一個可以發(fā)射并行數據流的微型超多信道結構，如8位、16位或32位寬帶數據，而無須將并行數據流轉換成串行數據流。
目前開發(fā)的ParaBIT光纖互連模塊是一種通量達到28Gb/s (700Mb/s×40信道)的前端模塊。采用這一模塊封裝技術其目標是要在較低的制造成本和微型化、高通量條件下達到規(guī)�；纳a能力。
2 技術方法
ParaBIT光纖互連模塊的設計目標參數參見表1綜述。根據電信號在印刷電路板的最大傳輸速率700Mb/s以及直接傳輸各種帶寬數據所需要的信道數量(40信道)要求，我們選擇總通量28Gb/s (700Mb/s×40信道)作為其目標通量。這樣就可以將一個700Mb/s的通量隨同附加信息(如ATM發(fā)送標題信號)一起為同步數字分級系統(tǒng)傳輸接口提供622Mb/s(STM-4)的傳輸速度。高達40條信道可以隨同幀同步數據信號傳輸32位并行數據流。光纖互連模塊的主要技術特性如下所示：
1) 采用ρ型砷化鎵基板的850nm VCSEL陣列，這樣可以實現高速傳輸，具有較高的成本效益，并可以將發(fā)射器(Tx)和接收器(Rx)合二為一，實現一體化;
2) 所采用的多模光纖連接器傳輸系統(tǒng)可以隨意進行光耦合，從而降低其封裝成本;
3) 采用一種超多信道光纖連接器的結構設計，使得Tx和Rx光纖互連模塊可以傳輸32位以上的并行數據流;
4) 采用新近開發(fā)的高密度多接口裸纖(BF)連接器的光纖連接器接口;
5) 可以用光波聚合薄膜在BF連接器和VCSEL以及光二極管(PD)陣列之間進行無源光校準;
6) 采用了一種帶有固定判定電平接收器、無自動電源控制(APC)的發(fā)射器和低功率耗散的簡易電子電路;
7) 采用轉移多芯片焊接(TMB)技術將VCSEL/PD陣列/芯片精確定位、焊接在一塊基板上;
8) 采用一種小型光纖連接器表面安裝封裝組件，以便于進行板上組裝。
表1 ParaBIT光纖互連模塊的設計目標參數
采用VCSSEL陣列是生產并行光纖互連模塊的一種降低成本特別有效的方法。這就使得評估處于晶圓狀態(tài)中的芯片較為容易，而且減少了晶圓分割這一道程序。此外，這些陣列可垂直發(fā)射圓形的低數值光圈(NA)光束，從而實現其低損耗光耦合。使用這些器件，我們可以讓Tx和Rx光纖互連模塊設計成一種一體化的模塊式封裝結構，從而降低了光纖連接器封裝成本。
ParaBIT光纖互連模塊中所采用的VCSEL是在ρ型砷化鎵光纖連接器基板上形成的，其間距為250μm。VCSEL陣列中單個光纖連接器的光孔直徑為15μm。這一陣列的工作波長約為850nm。其標準的閾值電流為5mA，閾值電流為15mA時的光輸出功率大于3mW。其陣列芯片的寬度為415μm，長為2600μm，厚度為300μm。在Rx模塊中，我們采用間距為250μm、直徑為80μm的10信道砷化鎵( GaAs )引腳PD陣列。該芯片的尺寸與VCSEL陣列中所采用的完全一樣。在下列章節(jié)，我們將介紹光纖互連模塊結構、主要封裝技術以及所研制ParaBIT光纖互連模塊樣品的性能。
3 模塊結構
ParaBIT光纖互連模塊樣品的示意圖以及發(fā)生器和接收器模塊結構圖參見圖1和圖2。為了減少加工成本和功率損耗，該光纖互連模塊采用一種簡單的結構(在沒有多路轉接器、多路分配器或重新調整電路時序情況下，可以進行O/E和E/O轉換)，并采用一種帶有固定判定電平接收器以及無自動電源控制(APC)的發(fā)生器的簡單電路。
圖1 40信道ParaBIT模塊樣品示意圖
為了能將40信道安排在一個模塊中，Tx光纖互連模塊具有四個10信道的VCSEL陣列、八個5信道Rx IC芯片、兩個20信道的帶有45°反光鏡的聚合光波導膜和兩個20信道的BF連接器插座。也可以采用兩個轉接發(fā)器作為一種替代結構：每個都可以安裝在AIN多層基板上，每個光纖互連模塊將具有一個20信道的Tx模塊和一個20信道的Rx模塊。
圖2 發(fā)生器和接收器模塊
ParaBIT光纖互連模塊的光耦合結構見圖3所示。在Tx光纖互連模塊中，來自VCSEL陣列的輸出信號光束通過光波導聚合膜一端的45°反光鏡與光波導管進行耦合。這些反光鏡將光傳導方向改變90°，這樣光穿過波導管傳播出去，與內嵌于微型玻璃毛細管中的短纖維進行耦合，從而構成了光纖BF連接器插座中BF連接器接口的一部分。最后一步耦合則在短纖維和插座中光纖BF連接器插頭中的裸露纖維之間進行。在Rx模塊中，光纖連接器信號光束應與對面的PD陣列耦合。
圖3 ParaBIT光纖互連模塊的光耦合結構
4 封裝技術
4.1 轉移多芯片焊接(TMB)
多種光纖連接器的芯片焊接需要精密定位而又不會損壞器件本身。在ParaBIT光纖互連模塊加工中，AIN基板的Tx光纖互連模塊中安裝有四個光陣列芯片、四個10信道VCSEL陣列芯片。而在Rx模塊中安裝有四個10信道的PD光纖連接器陣列芯片，這些光纖連接器芯片用無源光校準通過45°反光鏡與波導管耦合。在E/O和O/E接口處達到最大的光耦合性能要求，并將光纖連接器精確地定位、焊接于預定的設計位置。VCSEL /PD陣列芯片與膜波導管之間的光插入損耗的任何變動與芯片的實際和設計位置之間的偏差有著直接的關系。光插入損耗隨著其偏差的增大而增大。在ParaBIT-Tx模塊加工中，由于芯片定位誤差的存在，光插入損耗應小于0.5dB。這意味著芯片定位誤差必須小于±6μm，參見圖4。
圖4 因芯片定位誤差而產生的插入損耗變化情況
為了避免光纖連接器的損壞，光纖連接器的芯片在其焊接過程中必須同時安裝，以便縮短光纖連接器在高溫(高于焊接熔點)環(huán)境中的暴露時間。在將多種光纖連接器芯片焊接到基板的過程中，光纖連接器通常所采用的定位和焊接方法往往會產生熱學問題。在芯片逐一校準和焊接過程中，由于熱應力的存在，光纖連接器功能可能會產生劣化現象。
基于上述考慮，我們開發(fā)了轉移多芯片焊接(TMB)方法。在ParaBIT Tx/Rx光纖互連模塊加工中，其使用方法分如下幾個步驟。
圖5 轉移多芯片焊接工藝過程
1) 我們首先準備一個帶有光孔和基板校準記號的石英板(代表光孔在4個VCSEL/PD光纖連接器陣列芯片上的精確的相對位置以及芯片在AIN基板上預定設計位置)，見圖5(a)。我們把這種板叫做校準板。這些光孔是VCSEL陣列元件上單獨的發(fā)光元件以及PD陣列上的光纖連接器。
2)每塊芯片上的光孔通過顯微鏡與校準板上的光孔校準記號校準后，四個芯片用焊膏連接起來，見圖5(b)。
3)將AIN基板加熱到焊片的熔點溫度以上，然后用AIN基板上所做的校準記號校準板的基板校準記號，見圖5(c)。焊接在AIN基板上的芯片與校準板保持短時間接觸(小于1分鐘)，見圖5(d)。
4)冷卻之后，從校準板上取下AIN基板。其結果是，4個VCSEL/PD陣列芯片由校準板轉換到AIN基板，與此同時，芯片被準確地焊接到所要求的位置，見圖5(a)。
最后一步是用有機溶劑清除芯片和校準板上殘存的焊膏。采用TMB方法進行芯片定位的精確度取決于芯片厚度的偏差大小。偏差值越小，其定位效果越好。從圖6可以看出，當厚度偏差值小于±15μm時，94%樣品的芯片定位誤差范圍介于±6μm之間。在檢驗該方法有效性的補充試驗中，當厚度偏差小于±10μm時，樣品中定位誤差值小于±2μm和±6μm的比率分別為78%和99%，如圖7所示。
圖6 通過TMB安裝的VCSEL/PD光纖連接器陣列芯片設計芯片位置偏差(芯片厚度偏差小于±15μm)
圖7 通過TMB安裝的VCSEL/PD光纖連接器陣列芯片設計芯片位置偏差(芯片厚度偏差小于±10μm)
因此，可以說TMB是一種非常有效的光纖連接器精確定位芯片焊接方法。此外，它還是裝配多芯片光纖模塊(如高速并行光纖模塊)的一種簡單易行而且成本低廉的方法。
4.2 BF連接器和組件
要實現并行光纖互連模塊的光接口，高密度、多接口光纖連接器是其中關鍵光纖器件。采用傳統(tǒng)多接口光纖連接器是難以滿足傳輸32位寬帶數據流的超多信道傳輸要求。因為隨著光纖信道數量的增加，信道之間間距尺寸誤差會逐漸積累。此外，所有纖維之間的物理接觸也難以達到，因為通過拋光工序難以使纖維末端加工得非常均勻。為了在光纖連接器中達到較低的插入損耗和較高的回路損耗，實現物理接觸光纖連接就顯得尤為重要。
目前，人們已經開發(fā)出高密度光纖裸纖(BF)連接器。該光纖連接器裸纖具有一定的柔軟性，可用于光纖模塊接口連接器中。與傳統(tǒng)連接器不同的是，這一光纖BF連接器不需要利用套管或彈簧。光纖BF連接器包含有一個光纖BF插頭和一個帶有光纖BF連接器接口的BF插座，其接口通向光波導聚合膜。在光纖BF連接器接口中，通過裸露的多模光纖(50/125μm)與微型玻璃毛細纖維管(內徑126μm，間距250μm)之間直接接觸即可達到連接光纖BF連接器之目的。微型玻璃毛細纖維管入口被切成一種圓錐形狀，以便于纖維尖端插入。微型玻纖管裝有短纖維，以免聚合光纖波導管被屈曲力直接擠壓。
光纖BF連接器克服了間距尺寸的誤差問題，因為光纖信道之間的間距尺寸誤差范圍較大，所以在插入微毛細管之后，其間距尺寸誤差可以被纖維的柔軟性有效吸收。由于壓曲過程中吸收了光纖維長度的差距，這樣就克服了所有光纖達到穩(wěn)定的物理接觸所遇到的困難。光纖維本身的壓曲力可以達到物理接觸連接，所以可以實現較低的插入損耗和較高的回路損耗。這一結構可以使得每條光纖信道都能達到穩(wěn)定的光接觸，即使是100芯的光纖也可以很容易進行加工。
圖8 裸纖(BF)連接器結構示意圖
在ParaBIT光纖互連模塊樣品中，20信道光纖BF連接器具有24芯。由圖9我們可以看出，這種24芯光纖連接器具有兩組12光纖維陣列。其中只有10根光纖維可用于數據傳輸，因為外側的兩根光纖維僅供測試用。光纖的端面被切開，并加工成一定的斜面，這樣插入就更為光滑順暢，并可減小接觸面積。
圖9 24芯光纖BF連接器插頭纖維端
圖10為40信道光纖BF連接器組件照片。光纖BF連接器是由兩組24芯裸纖插頭、一個帶有兩個光纖BF連接器接口的光纖BF插座和兩個外部葉簧鎖緊裝置組成。光纖BF連接器插頭寬為16.7mm，長為24.4mm，厚為6.3mm;而光纖BF連接器插座寬為44.1mm，長為18.5mm，厚為8.2mm。光纖BF連接器殼體中的方形套筒導向結構為光纖BF插頭插入BF插座提供了便利條件，外部葉簧鎖緊裝置可以減小連接器尺寸。
圖10 40信道光纖BF連接器組件
我們測量用于等效850nm多模系統(tǒng)的24芯光纖BF連接器的插入損耗和回路損耗。在測量過程中，我們采用了一組對照型光纖BF連接器插頭，其裸纖用環(huán)氧樹脂固定，以抑制光纖被外力壓曲。插頭中的每根光纖與ParaBIT光纖互連模塊中的短光纖的作用相同。將端接了光纖SC連接器的24芯光纖對照插頭插入光纖BF連接器插座的后端，并與一個待測的光纖BF連接器連接。從圖11我們可以看出，24芯光纖BF連接器的平均插入損耗為0.04dB，其回路損耗為36dB�；芈窊p耗往往受到測試設備性能的限制。在10次重復插拔試驗中，其光性能始終保持穩(wěn)定。因此，這種光纖BF連接器可以組裝成一個具有眾多接口的高密度、低插入損耗和高回路損耗、性能穩(wěn)定的微型光纖連接器。
圖11 用對照型光纖BF連接器插頭測量的24芯光纖BF連接器的插入損耗和回路損耗
4.3 采用光纖波導聚合薄膜進行無源光纖校準
圖12是帶有一個45°反光鏡和光纖BF連接器接口的光纖波導聚合膜。這種波導聚合膜的功能相當于一個光纖BF連接器和VCSEL/PD光纖陣列之間的間距轉換器，也可作為一種密封襯墊，其尺寸(不包括光纖BF連接器接口)為13mm×16mm。它包括兩組12芯的波導管，其中10個內芯波導管用作光傳輸通道，其余2個外芯波導管僅供測試用。
校準記號標注在聚合膜上，以便于波導管與VCSEL/PD之間進行無源光校準。一對間距為250μm的12芯波導管就可以對稱定位。每條波導管被彎成S形狀。光芯所采用的聚合材料為氘化聚異丁烯醋酸酯(d-PMMA)，而粘接所采用的是紫外線固化膠。氘化聚異丁烯醋酸酯和紫外線固化膠的折射率分別為1.489和1.471。在波長為860nm時，沒有S形曲線的直線波導管的傳輸損耗小于0.1dB/cm。
圖12 帶有光纖BF連接器接口的聚合光纖波導器件
圖13 光纖BF連接器接口裝配流程
光纖BF連接器是將波導薄膜連接到外層纖維的一個關鍵元件。從圖13可以看出，波導薄膜一端與微型玻璃毛細管之間的接口采用V形槽。這一光纖組件可以通過一種無源校準方法來實現。首先，用紫外線固化膠將含有短纖維的微型玻璃導管粘結到一塊硅片上。再通過顯微鏡將波導薄膜的一端和進入微型玻璃毛細管的短纖維在V形槽上進行校準，然后讓波導光芯和進入微玻璃毛細管的短纖維中心線處于V形槽基準面上方的同一高度。這樣，采用無源校準在平面方向上即可完成接口的光纖器件的組裝。最后，用紫外線固化膠將波導聚合膜和一個蓋子安裝到基板上。
波導管另一端圖片見圖14。它配有一個45°反光鏡，可以將它與VCSEL/PD陣列耦合。只需采用一種帶有90°V形尖端、光滑的鋸齒狀金剛石即可在波導聚合膜邊緣形成這種45°的反光鏡。我們研制出兩種波導聚合膜：其中一種光芯尺寸為35μm×35μm，用于Tx光纖互連模塊;另一種光芯尺寸為50μm×50μm，用于Rx模塊。光芯尺寸不同可以減小波導管和50μm光纖維之間的耦合損耗，因為ParaBIT光纖互連模塊中的光傳輸路徑總是固定在一個方向：Tx光纖互連模塊是從VCSEL向纖維傳導，Rx光纖互連模塊是從纖維向PD器件傳導。
圖14 在光纖波導聚合膜邊緣形成的 45°反光鏡
圖15是光耦合系統(tǒng)的近距離照片。它表示波導管和安裝在AIN基板上的VCSEL光纖陣列之間的精確無源校準。所有信道的波導管和通過TMB方式安裝的VCSEL光纖陣列之間的光耦合損耗誤差值均小于0.5dB。
圖15 光耦合系統(tǒng)近距離照片
圖16 光纖波導聚合薄膜插入損耗
如圖16所示，我們所研制的Tx和Rx光纖互連模塊的光纖波導聚合薄膜的平均插入損耗(包括45°反光鏡處和光纖BF連接器接口處的插入損耗)分別為2.3dB和2.2dB。兩種光纖互連模塊信道之間的總偏差在±0.5dB范圍內。因此，在這一光纖耦合系統(tǒng)中，通過TMB方式安裝的光纖波導聚合薄膜和VCSEL/PD陣列的信道間損耗只能在±1.5dB范圍內。顯然，采用光纖波導聚合膜所做的這一校準工藝可以提供成本低廉的光纖互連模塊組件，并為高并行光纖互連模塊提供一種頗具吸引力的封裝方法。
圖17 Tx和Rx40光纖信道ParaBIT光纖互連模塊實物照片
我們用上述元件和光纖互連技術研制出ParaBIT光纖互連模塊。圖17為Tx和Rx光纖互連模塊的實物照片。每個光纖互連模塊中的AIN多層基板寬為42.1mm，長為42.1mm，其厚度為1.0mm，然后將它與間距為0.633mm的I/O平帶電信號引線連接。為了使得高數據傳輸速率(每個信道的傳輸速度在DC~700Mb之間)和高抗噪特性之間保持一定的兼容性，具有差分發(fā)生器耦合邏輯電路的電接口引線應采用接地-信號-信號-接地結構。該光纖互連模塊具有一種小型表面安裝封裝器件(長48.0mm，寬47.2mm，厚為8.5mm，無BF連接器)，這就便于采用板上安裝。Tx和Rx光纖互連模塊具有同樣的封裝結構。
5 性能
為了評估光纖互連模塊的性能，我們讓Tx和Rx光纖互連模塊運行于10信道的700Mb/s NRZ223-1偽隨機比特序列(PRBS)數據，以完成其前期測試。
在單信道、3信道(信道2~4#)、5信道(信道1~5#)、7信道(信道1~7#)和10信道(信道1~10#)幾種情況下，每個信道(信道3#)所測得的比特誤碼率( BER) 參見圖18所示，然后再測量來自Rx模塊信道3的電信號輸出。所采用的系統(tǒng)裝置包括一個帶有10信道差分輸出的脈沖圖形發(fā)生器、一個ParaBIT-Tx模塊、10個光纖多模衰變器、105m光纖(GI-50/125μm)陣列、一個ParaBIT-Rx光纖互連模塊和一個誤差檢測器。這一評估值對于只有一個陣列的芯片來說是非常困難的。Tx/Rx光纖互連模塊相同的VCSEL/PD光纖陣列芯片中，10條光纖信道處于相鄰位置。
圖18 數量不同的道下通過光衰變器接收來自Tx光纖互連模塊的輸出信號的Rx模塊的比特誤碼率變化情況
在這一光纖互連測量中，特別需要評估其動態(tài)變化范圍。這一范圍位于右側趨勢線和左側趨勢線之間的區(qū)域。因為在Rx光纖互連模塊中使用了帶有一個固定判定電平接收器簡易電路所導致的，而實際應用中，Rx模塊的判定電平和Tx光纖互連模塊光輸出功率在模塊加工之前是固定不變的。比特誤碼率為10-12時的動態(tài)范圍參見表2所示。雖然動態(tài)范圍隨著信道數量的增加而趨于狹窄，但在信道數量超過5之后，動態(tài)范圍變窄趨勢變得越來越不明顯。如果信道超過10個，則需要增加輔助VCSEL/PD陣列芯片，因此可以達到4dB左右的動態(tài)范圍�？梢�，在ParaBIT光纖互連模塊樣品中，傳輸距離超過100m時其傳輸速率可以達到每信道700Mb/s的設計目標。
表2 比特誤碼率為10-12時的動態(tài)范圍
6 結論
隨著多媒體應用領域的快速發(fā)展，人們很快將會迫切需要1 T b/s級通量轉換系統(tǒng)和多媒體T bit/s級服務器。在板間、內部框架和框架之間進行光纖互連是達到這些性能水平的一個關鍵因素，因此就需要采用易于制造、易于使用的光纖互連模塊。由此可見，可以用于制造光纖互連模塊的封裝技術便顯得極為重要。
我們在本文介紹了一個光纖互連模塊的具體實例，并開發(fā)出相應的前端樣品作為實現40信道并行光纖互連系統(tǒng)的第一步。這樣就可以滿足每一個信道700Mb/s的傳輸速率，并達到高通量、微型化和節(jié)約成本的設計目標。顯然，這種ParaBIT光纖互連模塊是研制開發(fā)大容量信息系統(tǒng)(如T bit/s級ATM交換系統(tǒng))一條前景極為樂觀的途徑。
參考文獻：
[1] Kohsuke Katsura, et al. Packaging for a 40-channel parallel optical interconnection module. IEEE TRANSACTIONS ON ADVANCED PACKAGING. VOL.22. NO.4. |
